Японія створює найпотужніший суперкомп'ютер в історії.
Міністерство освіти, культури, спорту, науки і технологій Японії (MEXT) оголосило про плани побудувати наступника суперкомп'ютера "Фугаку".
Інститут фізико-хімічних досліджень (RIKEN) та компанія Fujitsu планують розпочати розробку нової системи наступного року, повідомляє Nikkei.
Японія планує до 2030 року створити новий суперкомп'ютер, здатний виконувати завдання, пов'язані зі штучним інтелектом, із продуктивністю до 50 екзафлопс. При цьому в окремих випадках його потужність може досягати зеттафлопс. Це дозволить системі обробляти до одного секстильйона операцій на секунду. Якщо Японія успішно реалізує цей проект, її суперкомп'ютер стане найпотужнішим у світі.
Кожен обчислювальний вузол новітнього суперкомп'ютера Fugaku Next досягатиме пікової продуктивності в декілька сотень терафлопс для обчислень з подвійною точністю (FP64), близько 50 петафлопс для обчислень з точністю FP16 і до 100 петафлопс для обчислень з 8-бітною точністю. Пам'ять HBM забезпечуватиме пропускну здатність на рівні кількох сотень терабайт на секунду. Для порівняння, нинішній Fugaku демонструє продуктивність 3,4 терафлопса під час обчислень з подвійною точністю і 13,5 терафлопса при половинній точності, з пропускною здатністю пам'яті 1 терабайт на секунду.
На перший рік створення нового суперкомп'ютера міністерство планує виділити 4,2 мільярда ієн (приблизно $29 млн), а загальний бюджет проекту перевищить 110 мільярдів ієн (близько $761 млн). Проектом керуватиме RIKEN, один із провідних наукових інститутів Японії, з основним акцентом на застосування японських технологій. Основна відповідальність за розробку обладнання буде покладена на компанію Fujitsu. Хоча конкретні деталі архітектури Fugaku Next поки не розголошуються, передбачається, що система може включати центральні процесори зі спеціалізованими прискорювачами або комбінацію центральних і графічних процесорів.
Якщо новий суперкомп'ютер буде базуватися на процесорах Fujitsu, ймовірно, вони матимуть до 150 ядер Armv9. Ці процесори будуть виготовлені у вигляді багатошарових чіпів, оснащених модулями SRAM та інтерфейсами введення-виведення, що підтримують пам'ять DDR5, а також інтерфейси PCIe 6.0 і CXL 3.0 для підключення прискорювачів і периферійних пристроїв. Виробляти ці чіпи планується з використанням 2-нм технологічного процесу TSMC. Також розглядається можливість застосування ще більш передової технології, аж до 1-нм техпроцесу.
